課程名稱 : |
先進奈米級電晶體技術(含UTB, FinFET與奈米線元件) |
課程內容 : |
課程大綱:目前主流的平面CMOS元件結構預測在幾年內就將難以再微縮下去,屆時將會引用新式立體3D的結構(如FinFET)來延續邏輯電路的製作。另一方面,記 憶體晶片早以使用立體3D的電晶體結構來進行奈米技術的量產。當代生產線與研發工程人員須對這些有別於傳統的各種新式結構特徵及其優缺點,以及相關的製程 加工技術須有正確的認知,才能面對與應付將來新一代技術的挑戰與開發。本課程將可帶給IC產業相關工程與研發人員完整與心有價值的資訊,為下一代的量產技 術作準備。
課程目的:協助學員瞭解傳統平面CMOS元件發展的瓶頸與解決方案,3D半導體元件結構發展趨勢,3D半導體元件技術在邏輯與記憶體晶片之發展現況,與新式節能元件之原理與發展。
1. Planer CMOS: Scaling Trends and Challenges 。
2. Advanced Logic Device Technology。
- Ultra-thin body devices
- Double-gated and tri-gated devices
- Gate-all-around structure
- Independent multiple-gated devices
- Ultimate CMOS
3. Advanced Memory Device Technology
- SRAM and DRAM
- Non-volatile memory
- 3D device integration
|
先修課程 : |
|
| 總筆數[ 1 ] 每頁 20 筆,第 頁 / 共 1 頁 | |
|
上課日期 |
上課時段 |
授課老師 |
報名截止日 |
上課地點 |
報名 |
課程費用 |
20140909-20140925 |
Pm18:30-21:30(每週二四) |
林鴻志 教授 |
20140909 |
交通大學工程四館(實際上課教室於上課前一週通知) |
報名已截止 |
5500 |
|
|
現職:交通大學電子系教授
經歷:國家奈米元件實驗室 研究員、副主任
專長:奈米元件技術、薄膜電晶體技術、半導體製程、元件可靠性分析 |
| 總筆數[ 1 ] 每頁 20 筆,第 頁 / 共 1 頁 | |
|
|