 課程名稱 |
【竹科管理局補助課程】Verilog FPGA數位電路設計模擬(實作) |
| 課程內容 |
1.Verilog電路模組架構及運算子使用方法說明 2.Verilog行為模式描述及代表性循序指令說明(always、if-else、case) 3.Vivado電路模擬及Xilinx FPGA電路設計實習 4.Verilog循序電路設計總覽及微處理器界面設計說明 5.基礎轉換應用電路設計實習 6.Verilog有限狀態機控制器設計(FSM:Finite State Machine Controller) 7.良好的HDL設計風格(Coding Style)說明 8.基礎控制器電路設計實習 9.Code Coverage測試覆蓋率及設計優劣分析 10.晶片合成(Chip Synthesis)方法及時序分析說明 11.Layout後的電路模擬及驗證(Post Layout Simulation)設計實習 12.晶片內建記憶體及FIFO控制電路設計實習 13.RS-232通訊控制電路設計實習 14.ILA電路除錯邏輯分析儀使用實習 15.PLL,VGA控制電路設計實習 16.I2C系統專題設計實習 17.SPI系統專題設計實習 18.XADC系統專題設計實習 |
| 先修課程 |
| 上課日期 | 上課時段 | 授課老師 | 報名截止日 | 上課地點 | 報名 | 課程費用 |
|---|---|---|---|---|---|---|
| 20240615-20240713 | 週六，09:00-17:00 | 鄭羽熙 博士 | 20240613 | 清華大學第四綜合大樓 | 報名已截止 | 10000 |