 課程名稱 |
High-K/Metal Gate |
| 課程內容 |
課程目的: 本次課程首先介紹為什麼奈米元件必須放棄SiO2/poly結構而採用high-k/metal gate結構閘極工程的原因，說明金屬閘極工程的特點，並介紹high-k 必須要具有哪些特質，如何選取適當的high-k。經過哪些物理及電性的方法鑑定high-k才能跨過門檻。介紹high-k於記憶體方面的應用。還有探討high-k/metal gate目前的瓶頸及遭遇的問題，比較gate first 與gate last兩種工藝，探討各自可行性與優缺點。最後介紹目前所完成厚度最薄的high-k薄膜其背後的物理機制。此外，在元件尺寸縮小化的趨勢下，為達到厚度薄且均勻性高之高介電材料和金屬薄膜沉積需求，本課程亦將介紹具有高階梯覆蓋性和精準控制薄膜厚度之原子層沉積技術，並探討其機制與相關之應用。 課程大綱: 第一部份:1. Why we need high-k/metal gate?2. What kind of high-k? 3. Characterization of high-k dielectric a. physical & electrical techniques 4. High-k application in memory 5.Current issues in MOSFET a. Charge trapping & PIV measurement b. Mobility degradation c. Interfacial layer and thermal stability d. untenable threshold voltage—fermi-level pinning 6. Gate first or gate last? 7. Doped high-k system 8. Summary 第二部份: 1. Introduction of ALD 2. Reaction process and mechanism 3. Materials for ALD purposes 4. Applications 5. Summary |
| 先修課程 |
半導體製程技術、半導體元件物理 |
| 上課日期 | 上課時段 | 授課老師 | 報名截止日 | 上課地點 | 報名 | 課程費用 |
|---|---|---|---|---|---|---|
| 20180503-20180524 | 每週四Pm18:30~21:30 | 簡昭欣 教授、蘇俊榮博士 | 20180503 | 交通大學工程四館教室 | 報名已截止 | 4000 |